為了保持信號完整性，必須在高速數字電路中正確使用差分對布線（Differential Pair Routing）。英銳恩單片機開發(fā)工程師表示，遵循差分對可以在很大情況下消除EMI問題。

舉個例子，當雙絞線布線不正確時，在高速PCB板上可能會發(fā)生信號延遲，這也意味著該電路將具有較差的信號完整性或根本無法工作。

一、差分對走線技巧

走線長度匹配： 差分對布線時，走線長度匹配應該是頭等大事。首先，不要一條線穿過印刷電路板，另一條線不穿過。因為當差分對走線的布線長度不匹配時，時序差異將導致相消干擾并降低信號完整性。所以在開始設計之前，請確保差分對走線相等，并檢查它們的失配容差。

并行布線：當你進行差分對布線時，請盡力使它們的走線保持平行。英銳恩單片機開發(fā)工程師表示，并行差分對布線有助于消除EMI輻射，并有助于線跡長度匹配。

電氣間隙和爬電：分開的差分對應始終保持盡可能遠的距離。當多個差分對走線緊密靠近時，會產生許多負面影響。一般距離越遠，EMI越小。此外，差分對也需要遠離易受EMI影響的組件和布線。

走線不急轉彎：走線轉彎那是很正常的事，但走線角度越大會比平滑曲線輻射更多的EMI。在差分對布線中，走線方向的任何變化都不應超過45度。

過孔：使用大量過孔并不是好事，如果一定要通孔，應盡量考慮到的信號衰減的問題。英銳恩單片機開發(fā)工程師解釋，如果通孔使用過多，通孔會大大降低信號完整性，并在差分對中引起破壞性反射。

如果確實要在印刷電路板上使用過孔，請確?？s短過孔的長度。根據短截線的長度，信號甚至可以180度反射回差分對并抵消有用信號。若想減少存根的負面影響，最佳方法是最小化存根的長度?？梢酝ㄟ^使用盲孔、掩孔或通過存根進行反向鉆孔來最小化存根長度。值得注意的是，所有這些操作都會增加制造成本，因此如果預算有限，則可以簡單地在稍微遠點的電路板上進行過孔連接。

另外，匹配通孔引起的任何信號延遲量也很重要?？梢酝ㄟ^在差分對的兩個分支中使用相同數量的過孔，或在不具有過孔的分支上添加一些蛇形布線來實現。

以上就是英銳恩單片機開發(fā)工程師分享的有關高速PCB板提高信號完整性的差分對走線技巧。英銳恩專注單片機應用方案設計與開發(fā)，提供8位單片機、16位單片機、32位單片機、運算放大器和模擬開關。